免高昂設備投資，利用奈米噴印與特殊底漆解決 TSV／TGV 金屬化挑戰

隨著 AI 伺服器運算力爆發，晶片整合技術全面走向立體堆疊與極致縮小。然而，產線工程師與硬體廠正面臨共同的痛點：孔打得越細、越深，傳統製程就越難做，而半導體級的高階真空機台又昂貴得難以負擔。

不管是主機板上的高密度微孔（Microvia）、晶片垂直堆疊的矽穿孔（TSV），還是備受期待的次世代玻璃基板通孔（TGV），傳統方法不是藥水進不去，就是真空鍍膜照不到底。如今，結合「奈米金屬材料」與「功能性化學塗布」的印刷工藝，正在用更具成本效益的方式改寫先進封裝的規則。

痛點一：孔越深越難鍍！奈米墨水突破「深寬比」極限

為了讓 AI 加速卡上的訊號路徑更短，高密度互連板（HDI）常使用跨層微盲孔。

• 傳統困局：傳統化學無電鍍銅（Electroless Cu）就像把整片電路板浸入藥水槽。一旦微孔深寬比（AR）超過 1.2，藥水流通受阻，孔底往往長不出完整的導電種晶層。

• 潛在解法：改用粒徑僅約 15 nm 的微細銅奈米墨水，直接以噴墨技術精準「射入」深孔內部。墨水特殊的自潤濕與表面吸附機制能讓奈米顆粒緊緊包覆孔壁，一口氣將深寬比上限拉高到 4.0 以上。噴完後還能進行光學檢測，若有瑕疵可局部補噴修復，大幅減少高階基板報廢。

(延伸閱讀: 低溫燒結銅粉的崛起：半導體封裝和印刷電子的革命性材料)

痛點二：真空濺鍍照不到深孔？低成本「噴印修補」接棒

在 3D 封裝的矽穿孔（TSV）或高階有機載板中，常規做法是利用真空濺鍍（PVD）鋪設導電種晶層。

• 傳統困局：濺鍍屬於「直射型」物理沉積，遇到垂直且狹深的窄孔時，粒子容易堵在孔口，造成孔壁中下段形成斷層。若改用覆蓋率高的原子層沉積（ALD），機台採購與維護成本極高，生產速度更慢到令人卻步。

• 破局解法：奈米銅墨水噴印可直接作為濺鍍後的「強化修補層」。針對濺鍍覆蓋不足的深窄部位進行局部增強，再無縫接軌原有的電鍍銅產線，不需要淘汰現有設備，就能順利打通高深寬比的立體導電通道。

痛點三：玻璃基板光滑難附著？免粗化底漆＋低收縮銅膏直通 10:1 深孔

玻璃基板具備平整度高、尺寸穩定、耐高溫與低介電損耗等特質，被視為承載大型 AI 晶片的次世代中介層材料。但玻璃表面太光滑，金屬極難附著。

• 傳統困局：傳統電鍍前處理包含十多道繁複的水洗與化學粗化工序，粗化過程反而會破壞玻璃表面的平整度，損害高頻訊號傳輸。而在厚玻璃上填補高深寬比直通孔（TGV）時，傳統金屬膏在燒結時嚴重收縮，極易產生裂紋與空洞。

• 潛在解法：新型金屬化底漆（Plating Primer）在 150°C 以下低溫烘烤即可固化，能牢固咬合光滑的玻璃表面，免除化學粗化步驟；搭配專用低收縮奈米銅膏，即使在深寬比高達 10:1 的極端玻璃深孔中，也能在經歷 -50°C-125°C數百次冷熱衝擊後，依舊維持無孔洞、無裂痕的高可靠度導通。

(延伸閱讀: 奈米顆粒電鍍底漆，解決玻璃基板Glass Substrate電鍍製程的附著難題)


痛點四：功率晶片固晶成本高？「無壓低溫」純銅燒結取代昂貴銀膏

第三代半導體（SiC、GaN）與高功率模組發熱量大，傳統焊錫容易熔化失效，而銀燒結膏價格昂貴，對整體封裝成本造成龐大壓力。

• 傳統困局：部分新型固晶材料需要數十 MPa 的巨大機械壓力才能接合，容易壓裂脆弱的晶片結構。

• 潛在解法：自組裝奈米銅膏利用奈米熔點下降特性，在 230°C~250°C的甲酸氣氛下就能完成緻密純銅燒結。在「完全不施加外力（無壓）」的狀態下，接合剪切強度即可突破 25~30 MPa，以銅的原料成本實現媲美甚至超越銀膏的導熱導電效能。

核心價值：告別資本大量投入，以常壓化學與印刷實現「平價先進封裝」

過去業界普遍認為，想要做到極致的深寬比、玻璃穿孔與高可靠度互連，就必須砸大錢採購昂貴的真空沉積設備與負擔極高的耗材成本。

而奈米銅墨水、功能底漆與自組裝燒結膏的出現證明了：透過常壓塗布、噴印技術與精準的低溫界面化學反應，同樣能在有機板材與次世代玻璃基板上實現極限互連與強固散熱。 這套方案不僅保留了現有電鍍設備的投資，更為次世代 AI 算力硬體提供了一條高良率、低 CAPEX 的全新製造路徑!

#導電漿料 #奈米銅墨水 #TGV #銅漿 #Copper powder #低溫燒結 #先進封裝#奈米底漆#玻璃基板#功率半導體封裝